

ttorney Docket No.: 8039-1001

PATENT

IN THE U.S. PATENT AND TRADEMARK OFFICE

Applicant:

Hideki OKUYAMA

Confirmation No.: 3041

Appl. No.:

10/077,947

Group: 2185

Filed:

February 20, 2002

Examiner: UNKNOWN

For:

MULTIPROCESSOR SYSTEM, SHARED-MEMORY CONTROLLING METHOD, RECORDING MEDIUM AND DATA SIGNAL EMBEDDED IN A CARRIER

JUN 1 0 2002

RECEIVED

WAVE

Technology Center 2100

L E T T E R

Assistant Commissioner for Patents Washington, DC 20231

Date: June 7, 2002

Sir:

Under the provisions of 35 U.S.C. § 119 and 37 C.F.R. § 1.55(a), the applicant(s) hereby claim(s) the right of priority based on the following application(s):

Country

Application No.

Filed

Japan

2001-043855

February 20, 2001

A certified copy of the above-noted application(s) is(are) attached hereto.

If necessary, the Commissioner is hereby authorized in this, concurrent, and future replies, to charge payment or credit any overpayment to Deposit Account No. 25-0120 for any additional fee required under 37 C.F.R. §§ 1.16 or 1.17; particularly, extension of time fees.

Respectfully submitted,

YOUNG & THOMPSON

Komas W Parking #33 02

745 South 23rd Street, Suite 200

Arlington, Virginia 22202

(703) 521-2297

TWP/psf

Attachment

(Rev. 04/19/2000)



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2001年 2月20日

RECEIVED

出願番号 Application Number:

特願2001-043855

JUN 1 0 2002


[ST.10/C]:

[JP2001-043855]

Technology Center 2100

出 願 人 Applicant(s):

日本電気株式会社




ERTIFIED COPY OF

2002年 1月11日

特 許 庁 長 官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

40310114

【あて先】

特許庁長官殿

【国際特許分類】

G06F 15/16

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

奥山 英樹

【特許出願人】

【識別番号】

000004237

【氏名又は名称】

日本電気株式会社

【代理人】

【識別番号】

100093595

【弁理士】

【氏名又は名称】

松本 正夫

【手数料の表示】

【予納台帳番号】

057794

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9303563

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 マルチプロセッサシステムとその共有メモリ制御方法、及び共有メモリ制御プログラム

【特許請求の範囲】

【請求項1】 共有メモリを複数のプロセッサにより共有するマルチプロセッサシステムにおいて、

各前記プロセッサは、

他の前記プロセッサと通信し、前記共有メモリに対するアクセスに関する情報 を交換する手段と、

他の前記プロセッサとの間で交換された情報に基づいて、前記共有メモリに対 する予め設定されたアクセスを実行する手段を備えることにより、

各前記プロセッサのそれぞれが連携して、前記共有メモリをアクセスすること を特徴とするマルチプロセッサシステム。

【請求項2】 各前記プロセッサは、

前記共有メモリに記録されたデータの更新処理が終了した場合に、他のプロセッサに対して、当該更新されたデータを読み出させるための要求であるデータ再 読出要求を通知し、

前記データ再読出要求を他の前記プロセッサから受けた場合に、当該データ再 読出要求において指定される当該更新されたデータの読み出しを実行することを 特徴とする請求項1又に記載のマルチプロセッサシステム。

【請求項3】 各前記プロセッサは、

前記共有メモリに記録されたデータの更新処理が失敗した場合に、他のプロセッサに対して、当該更新に失敗したデータの更新処理を引き継がせるための要求であるデータ代理更新要求を通知し、

前記データ代理更新要求を他の前記プロセッサから受けた場合に、当該データ 代理更新要求において指定される当該更新に失敗したデータの更新処理を実行す ることを特徴とする請求項1又は請求項2に記載のマルチプロセッサシステム。

【請求項4】 各前記プロセッサによる前記共有メモリに対するアクセスを 管理する競合判定部を備え、 前記競合判定部は、

各前記プロセッサからの前記共有メモリに対するアクセス要求を受け付け、アクセス競合の発生時には、当該アクセスを許可する前記プロセッサを選択し決定することを特徴とする請求項1から請求項3のいずれか一つに記載のマルチプロセッサシステム。

【請求項5】 各前記プロセッサは、

前記競合判定部に対して処理の終了の要求であるリセット要求を通知する手段 を備え、

前記競合判定部は、

前記プロセッサから前記リセット要求を受け付けた場合に、各前記プロセッサ 及び前記競合判定部をリセットすることを特徴とする請求項4に記載のマルチプロセッサシステム。

【請求項6】 各前記プロセッサは、

前記競合判定部からの応答に異常を検出した場合に、前記リセット要求を発信 することを特徴とする請求項5に記載のマルチプロセッサシステム。

【請求項7】 通信ネットワークを介して外部のサーバから取得するデータの、前記共有メモリへの記録処理を、各前記プロセッサが連携して実行することを特徴とする請求項1から請求項6のいずれか一つに記載のマルチプロセッサシステム。

【請求項8】 前記共有メモリを、フラッシュメモリとすることを特徴とする請求項1から請求項7のいずれか一つに記載のマルチプロセッサシステム。


【請求項9】 組み込み型とすることを特徴とする請求項1から請求項8のいずれか一つに記載のマルチプロセッサシステム。

【請求項10】 共有メモリを複数のプロセッサにより共有するマルチプロセッサシステムの共有メモリ制御方法において、

各前記プロセッサは、

他の前記プロセッサと通信し、前記共有メモリに対するアクセスに関する情報 を交換するステップと、

他の前記プロセッサとの間で交換された情報に基づいて、前記共有メモリに対



各前記プロセッサのそれぞれが連携して、前記共有メモリをアクセスすること を特徴とするマルチプロセッサシステム。

【請求項11】 各前記プロセッサは、

前記共有メモリに記録されたデータの更新処理が終了した場合に、他のプロセッサに対して、当該更新されたデータを読み出させるための要求であるデータ再 読出要求を通知するステップと、

前記データ再読出要求を他の前記プロセッサから受けた場合に、当該データ再 読出要求において指定される当該更新されたデータの読み出しを実行するステップを備えることを特徴とする請求項10に記載の共有メモリ制御方法。

【請求項12】 各前記プロセッサは、

前記共有メモリに記録されたデータの更新処理が失敗した場合に、他のプロセッサに対して、当該更新に失敗したデータの更新処理を引き継がせるための要求であるデータ代理更新要求を通知するステップと、

前記データ代理更新要求を他の前記プロセッサから受けた場合に、当該データ 代理更新要求において指定される当該更新に失敗したデータの更新処理を実行す るステップを備えることを特徴とする請求項10又は請求項11に記載の共有メ モリ制御方法。

【請求項13】 各前記プロセッサによる前記共有メモリに対するアクセスを管理する競合判定部を備え、

前記競合判定部は、

各前記プロセッサからの前記共有メモリに対するアクセス要求を受け付けるス テップと、

アクセス競合の発生時に、当該アクセスを許可する前記プロセッサを選択し決 定するステップを備えることを特徴とする請求項10から請求項12のいずれか 一つに記載の共有メモリ制御方法。

【請求項14】 各前記プロセッサは、

前記競合判定部に対して処理の終了の要求であるリセット要求を通知するステップを備え、

前記競合判定部は、

前記プロセッサから前記リセット要求を受け付けた場合に、各前記プロセッサ 及び前記競合判定部をリセットするステップを備えることを特徴とする請求項1 3に記載の共有メモリ制御方法。

【請求項15】 各前記プロセッサは、

前記競合判定部からの応答に異常を検出した場合に、自動的に前記リセット要求を発信するステップを備えることを特徴とする請求項14に記載の共有メモリ制御方法。

【請求項16】 通信ネットワークを介して外部のサーバから取得するデータの、前記共有メモリへの記録処理を、各前記プロセッサが連携して実行することを特徴とする請求項10から請求項15のいずれか一つに記載の共有メモリ制御方法。

【請求項17】 共有メモリを複数のプロセッサにより共有するマルチプロセッサシステムの、コンピュータを制御することにより、各前記プロセッサの共有メモリに対するアクセスを制御する共有メモリ制御プログラムにおいて、

各前記プロセッサは、

他の前記プロセッサと通信し、前記共有メモリに対するアクセスに関する情報 を交換する処理と、

他の前記プロセッサとの間で交換された情報に基づいて、前記共有メモリに対 する予め設定されたアクセスを実行する処理を実行させることにより、

各前記プロセッサのそれぞれが連携して前記共有メモリをアクセスする処理を 実行させることを特徴とする共有メモリ制御プログラム。

【請求項18】 各前記プロセッサにおいては、

前記共有メモリに記録されたデータの更新処理が終了した場合に、他のプロセッサに対して、当該更新されたデータを読み出させるための要求であるデータ再 読出要求を通知する処理と、

前記データ再読出要求を他の前記プロセッサから受けた場合に、当該データ再 読出要求において指定される当該更新されたデータの読み出しを実行する処理を 実行させることを特徴とする請求項17に記載の共有メモリ制御プログラム。 【請求項19】 各前記プロセッサにおいては、

前記共有メモリに記録されたデータの更新処理が失敗した場合に、他のプロセッサに対して、当該更新に失敗したデータの更新処理を引き継がせるための要求であるデータ代理更新要求を通知する処理と、

前記データ代理更新要求を他の前記プロセッサから受けた場合に、当該データ 代理更新要求において指定される当該更新に失敗したデータの更新処理を実行す る処理を実行させることを特徴とする請求項17又は請求項18に記載の共有メ モリ制御プログラム。

【請求項20】 各前記プロセッサによる前記共有メモリに対するアクセスを管理する競合判定部を備え、

前記競合判定部においては、

各前記プロセッサからの前記共有メモリに対するアクセス要求を受け付ける処理と、

アクセス競合の発生時に、当該アクセスを許可する前記プロセッサを選択し決 定する処理を実行させることを特徴とする請求項17から請求項19のいずれか 一つに記載の共有メモリ制御プログラム。

【請求項21】 各前記プロセッサは、

前記競合判定部に対して処理の終了の要求であるリセット要求を通知する処理 を実行させ、

前記競合判定部は、

前記プロセッサから前記リセット要求を受け付けた場合に、各前記プロセッサ 及び前記競合判定部をリセットする処理を実行させることを特徴とする請求項2 0に記載の共有メモリ制御プログラム。

【請求項22】 各前記プロセッサは、

前記競合判定部からの応答に異常を検出した場合に、自動的に前記リセット要求を発信する処理を実行させることを特徴とする請求項21に記載の共有メモリ制御プログラム。

【請求項23】 通信ネットワークを介して外部のサーバから取得するデータの、前記共有メモリへの記録処理を、各前記プロセッサに連携させて実行させ

ることを特徴とする請求項17から請求項22のいずれか一つに記載の共有メモリ制御プログラム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、マルチプロセッサシステムに関し、特に、複数の各プロセッサによる共有メモリの効率の良いアクセスを制御するマルチプロセッサシステムとその 共有メモリ制御方法、及び共有メモリ制御プログラムに関する。

[0002]

【従来の技術】

マルチプロセッサシステムの、各プロセッサによる共有メモリへのアクセスを 制御す従来の技術には、例えば、特開平04-291085号公報に開示された メモリアクセス方式がある。

[0003]

この特開平04-291085号公報に開示された従来技術では、マルチプロセッサシステムをシステムバスを介して構成しているCPU上、あるいは当該システムバスに接続された別ポート上に、共有メモリとしての2ポートメモリ、及びその2ポートメモリへのアクセス権を設定するアクセスフラグエリアを設け、このアクセスフラグエリアにセットされたアクセスフラグを有するCPUのみに、前記2ポートメモリへのアクセスを認める方式が提案されている。

[0004]

また他にも、例えば、特開平03-054660号公報に開示されたマルチプロセッサシステムにおける共有メモリ管理方式がある。

[0005]

この特開平03-054660号公報に開示された従来技術では、CPUが共有メモリにアクセスする必要があると、メモリリクエスト信号を "ON" 状態にする。そして、優先順位制御回路が、複数のプロセッサからアクセス要求に基づいて排他制御を行ない、いずれか1つのプロセッサに対しメモリ獲得応答を返送する。このメモリ獲得応答を返したプロセッサに対応するバスゲート回路にメモ

リバスを接続状態にする旨の指示を出すと、そのバスゲート回路が、プロセッサとメモリとを接続状態にする。これにより、マルチプロセッサシステム全体の性能を低下させることなく、共有メモリへのアクセス要求の排他制御を行なう方式が提案されている。

[0006]

【発明が解決しようとする課題】

しかし、上述された従来のシステムでは、以下に述べるような問題点があった

[0007]

第1に、従来のマルチプロセッサシステムでは、共有メモリに記録されたデータの更新処理において更新失敗のリカバリ(Recovery)処理や、最新データの有無の確認等を、各プロセッサ間において相互に通知し連携して処理することができなかった。

[0008]

マルチプロセッサシステムの共有メモリには、例えば、書き換え可能で不揮発性なメモリであるフラッシュメモリ (Flash Memory) 等が用いられており、またこうしたメモリは高価であるため、各プロセッサにおいて扱うデータを効率良く一元的に管理できることが求められている。

[0009]

このため、例えば、外部ホストからのダウンロードされる大容量の(例えば、 音声/静止画/動画等の)サービスデータを、各プロセッサが連携して効率良く 共有メモリに格納し更新することのできるマルチプロセッサシステムが求められ ていた。

[0010]

第2に、従来のマルチプロセッサシステムでは、各プロセッサ毎に、電源OFF/ONやリセットを個別に行なうことができなかった。

[0011]

本発明の第1の目的は、上記従来技術の欠点を解決し、共有メモリに記録され たデータの更新処理において、更新失敗のリカバリ処理や最新データの有無の確 認等を、各プロセッサ間において相互に通知し連携して処理するマルチプロセッサシステムとその共有メモリ制御方法、及び共有メモリ制御プログラムを提供することである。

[0012]

本発明の第2の目的は、上記従来技術の欠点を解決し、各プロセッサ毎に、電源OFF/ONやリセットを個別に行なうことのできるマルチプロセッサシステムとその共有メモリ制御方法、及び共有メモリ制御プログラムを提供することである。

[0013]

【課題を解決するための手段】

上記目的を達成するため本発明のマルチプロセッサシステムは、共有メモリを 複数のプロセッサにより共有するマルチプロセッサシステムにおいて、各前記プロセッサは、他の前記プロセッサと通信し、前記共有メモリに対するアクセスに 関する情報を交換する手段と、他の前記プロセッサとの間で交換された情報に基 づいて、前記共有メモリに対する予め設定されたアクセスを実行する手段を備え ることにより、各前記プロセッサのそれぞれが連携して、前記共有メモリをアク セスすることを特徴とする。

[0014]

請求項2の本発明のマルチプロセッサシステムは、各前記プロセッサは、前記 共有メモリに記録されたデータの更新処理が終了した場合に、他のプロセッサに 対して、当該更新されたデータを読み出させるための要求であるデータ再読出要 求を通知し、前記データ再読出要求を他の前記プロセッサから受けた場合に、当 該データ再読出要求において指定される当該更新されたデータの読み出しを実行 することを特徴とする。

[0015]

請求項3の本発明のマルチプロセッサシステムは、各前記プロセッサは、前記 共有メモリに記録されたデータの更新処理が失敗した場合に、他のプロセッサに 対して、当該更新に失敗したデータの更新処理を引き継がせるための要求である データ代理更新要求を通知し、前記データ代理更新要求を他の前記プロセッサか ら受けた場合に、当該データ代理更新要求において指定される当該更新に失敗したデータの更新処理を実行することを特徴とする。

[0016]

請求項4の本発明のマルチプロセッサシステムは、各前記プロセッサによる前 記共有メモリに対するアクセスを管理する競合判定部を備え、前記競合判定部は 、各前記プロセッサからの前記共有メモリに対するアクセス要求を受け付け、ア クセス競合の発生時には、当該アクセスを許可する前記プロセッサを選択し決定 することを特徴とする。

[0017]

請求項5の本発明のマルチプロセッサシステムは、各前記プロセッサは、前記 競合判定部に対して処理の終了の要求であるリセット要求を通知する手段を備え 、前記競合判定部は、前記プロセッサから前記リセット要求を受け付けた場合に 、各前記プロセッサ及び前記競合判定部をリセットすることを特徴とする。

[0018]

請求項6の本発明のマルチプロセッサシステムは、各前記プロセッサは、前記 競合判定部からの応答に異常を検出した場合に、前記リセット要求を発信するこ とを特徴とする。

[0019]

請求項7の本発明のマルチプロセッサシステムは、通信ネットワークを介して外部のサーバから取得するデータの、前記共有メモリへの記録処理を、各前記プロセッサが連携して実行することを特徴とする。

[0020]

請求項8の本発明のマルチプロセッサシステムは、前記共有メモリを、フラッシュメモリとすることを特徴とする。

[0021]

請求項9の本発明のマルチプロセッサシステムは、組み込み型とすることを特 徴とする。

[0022]

請求項10の本発明のマルチプロセッサシステムは、共有メモリを複数のプロ

セッサにより共有するマルチプロセッサシステムの共有メモリ制御方法において、各前記プロセッサは、他の前記プロセッサと通信し、前記共有メモリに対するアクセスに関する情報を交換するステップと、他の前記プロセッサとの間で交換された情報に基づいて、前記共有メモリに対する予め設定されたアクセスを実行するステップを備えることにより、各前記プロセッサのそれぞれが連携して、前記共有メモリをアクセスすることを特徴とする。

[0023]

請求項11の本発明の共有メモリ制御方法は、各前記プロセッサは、前記共有 メモリに記録されたデータの更新処理が終了した場合に、他のプロセッサに対し て、当該更新されたデータを読み出させるための要求であるデータ再読出要求を 通知するステップと、前記データ再読出要求を他の前記プロセッサから受けた場 合に、当該データ再読出要求において指定される当該更新されたデータの読み出 しを実行するステップを備えることを特徴とする。

[0024]

請求項12の本発明の共有メモリ制御方法は、各前記プロセッサは、前記共有メモリに記録されたデータの更新処理が失敗した場合に、他のプロセッサに対して、当該更新に失敗したデータの更新処理を引き継がせるための要求であるデータ代理更新要求を通知するステップと、前記データ代理更新要求を他の前記プロセッサから受けた場合に、当該データ代理更新要求において指定される当該更新に失敗したデータの更新処理を実行するステップを備えることを特徴とする。

[0025]

請求項13の本発明の共有メモリ制御方法は、各前記プロセッサによる前記共有メモリに対するアクセスを管理する競合判定部を備え、前記競合判定部は、各前記プロセッサからの前記共有メモリに対するアクセス要求を受け付けるステップと、アクセス競合の発生時に、当該アクセスを許可する前記プロセッサを選択し決定するステップを備えることを特徴とする。

[0026]

請求項14の本発明の共有メモリ制御方法は、各前記プロセッサは、前記競合 判定部に対して処理の終了の要求であるリセット要求を通知するステップを備え 、前記競合判定部は、前記プロセッサから前記リセット要求を受け付けた場合に 、各前記プロセッサ及び前記競合判定部をリセットするステップを備えることを 特徴とする。

[0027]

請求項15の本発明の共有メモリ制御方法は、各前記プロセッサは、前記競合 判定部からの応答に異常を検出した場合に、自動的に前記リセット要求を発信す るステップを備えることを特徴とする。

[0028]

請求項16の本発明の共有メモリ制御方法は、通信ネットワークを介して外部のサーバから取得するデータの、前記共有メモリへの記録処理を、各前記プロセッサが連携して実行することを特徴とする。

[0029]

請求項17の本発明の共有メモリ制御プログラムは、共有メモリを複数のプロセッサにより共有するマルチプロセッサシステムの、コンピュータを制御することにより、各前記プロセッサの共有メモリに対するアクセスを制御する共有メモリ制御プログラムにおいて、各前記プロセッサは、他の前記プロセッサと通信し、前記共有メモリに対するアクセスに関する情報を交換する処理と、他の前記プロセッサとの間で交換された情報に基づいて、前記共有メモリに対する予め設定されたアクセスを実行する処理を実行させることにより、各前記プロセッサのそれぞれが連携して前記共有メモリをアクセスする処理を実行させることを特徴とする。

[0030]

【発明の実施の形態】

以下、本発明の実施の形態について図面を参照して詳細に説明する。

[0031]

本発明のマルチプロセッサシステムでは、共有メモリに記録するデータを、複数の個々のプロセッサが効率良く連携してアクセスし処理する機能を提供する。

[0032]

図1は、本発明の第1の実施の形態によるマルチプロセッサシステム100の

構成を示すブロック図である。

[0033]

図1を参照すると、本実施の形態のマルチプロセッサシステム100では、共有メモリ60と、競合判定部50と、複数のプロセッサ10-1~10-nを備えている。また、各プロセッサ10-1~10-nに対して、LAN80を介してサーバ70が接続されており、サーバ70からデータをダウンロードすることができる。

[0034]

図2は、本実施の形態によるマルチプロセッサシステム100の各プロセッサ 10、競合判定部50、共有メモリ60の構成を示すブロック図である。

[0035]

図2を参照すると、各プロセッサ10は、そのプロセッサの動作を制御するC PU20と、各種レジスタ(割込要求レジスタ21、割込表示レジスタ22、リセットレジスタ23、REQレジスタ24、ACKレジスタ25)と、LANコントローラ40と、システムバス41と、メインメモリ30を備えている。

[0036]

共有メモリ60は、各プロセッサ10が共有するメモリであり、フラッシュメモリ (Flash Memory) 等を用いることができる。また、共有メモリ60内には、各プロセッサ10がサーバ70からLANコントローラ経由でダウンロードしたデータであるサービスデータ62と、そのサービスデータを管理するためのサービスデータ管理情報61が記録されている。

[0037]

競合判定部50は、各プロセッサ10の共有メモリ60に対するアクセスが競合した場合に、アクセスを行なうプロセッサ10を選択し決定する。

[0038]

また、各プロセッサ10におけるメインメモリ30には、当該プロセッサ10 において使用するためのサービスデータ32と、共有メモリ60のサービスデー タ管理情報31と、当該プロセッサ10において処理するプログラムであるアプ リケーションソフトウェア33と、排他制御を処理するプログラムである排他制 御ソフトウェア34が記録されている。メインメモリ30には、例えば、DRA M (Dynamic RAM) を用いることができる。

[0039]

これらのアプリケーションソフトウェア33や排他制御ソフトウェア34による処理は、当該プロセッサ10のCPU20によりロードされ、当該プロセッサ10の動作を制御することにより実現される。

[0040]

排他制御ソフトウェア34は、自プロセッサ10内のREQレジスタ24、ACKレジスタ25や、競合判定部50との連携により、他のプロセッサとの間で排他処理を行ないつつ、共有メモリ60へのアクセス処理全体を制御する。更に、排他制御ソフトウェア34は、割込要求レジスタ21、割込表示レジスタ22、リセットレジスタ23との連携により競合判定部50の異常処理時の復旧処理を制御する。

[0041]

この排他制御ソフトウェア34は、各プロセッサ10上に同じものが備えられ 、上述された処理をそれぞれの各プロセッサ10において実行する。

[0042]

本実施の形態のマルチプロセッサシステム100では、以上説明された構成を 採用することにより、例えば、共有メモリ60に記録されたデータの更新処理に おいて、更新失敗のリカバリ処理や最新データの有無の確認等を、各プロセッサ 10間において相互に通知し連携して処理することができる。

[0043]

次に、図2に示される本実施の形態の各プロセッサ10における各部の機能を より詳細に説明する。

[0044]

LANコントローラ40は、各プロセッサ10がLAN80を介してサーバ70に接続するためのコントローラである。各プロセッサ10は、このLANコントローラ40を用いて、サーバ70から共有メモリ60へデータをダウンロードする。

[0045]

システムバス41は、各プロセッサ10内のメインメモリ30やLANコントローラ40と、共有メモリ60との間を、競合判定部50を経由してデータ送受信を行なう。

[0046]

REQレジスタ24は、競合判定部50に対して、共有メモリ60へのアクセスの許可を要求するためのレジスタである。REQレジスタ24には、排他制御ソフトウェア34による制御に基づいて、共有メモリ60にアクセスしたい時に"1"が立てられ("ON"にされ)、共有メモリ60へのアクセスが完了次第"0"が立てられる("OFF"にされる)。

[0047]

ACKレジスタ25は、競合判定部50から、共有メモリ60に対するアクセス許可の通知を受け付けるためのレジスタである。競合判定部50は、共有メモリ60に対するアクセスを許可する場合に、そのプロセッサ10のACKレジスタ25に"1"を立てる("ON"にする)。またもし、共有メモリ60にアクセスを要求するプロセッサ10が競合した場合には、競合判定部50は、そのいずれかのプロセッサ10を選択してアクセスを許可し、そのアクセスを許可したプロセッサ10のACKレジスタ25に"1"を立てる。

[0048]

割込要求レジスタ21は、他のプロセッサ10に対して各種要求を通知するためのレジスタである。割込要求レジスタ21は、各プロセッサ10の排他制御ソフトウェア34の制御に基づいて、他のプロセッサに対しサービスデータ62の再読込要求や代理更新要求等を通知する。

[0049]

割込表示レジスタ22は、他のプロセッサ10の割込要求レジスタ21から発信された、各種要求を受け付けるためのレジスタである。割込表示レジスタ22は、他のプロセッサ10から要求を受け付けた場合("1"が立つと)には、CPU20に対して、排他制御ソフトウェア34による割込ハンドラ処理の起動を指示する信号を出力し、割込処理を開始させる。

[0050]

リセットレジスタ23は、競合判定部50に対してリセット要求を通知するためのレジスタである。リセットレジスタ23は、排他制御ソフトウェア34の制御に基づいて、競合判定部50へのリセット要求を指定する。

[0051]

図3は、本実施の形態の各プロセッサ10内のメインメモリ30に記録されるコンピュータプログラムの機能を説明するための図である。

[0052]

図3を参照すると、各プロセッサ10のメインメモリ30には、そのプロセッサ10の処理を司るアプリケーションソフトウェア33と、共有メモリ60の排他制御を処理する排他制御ソフトウェア34を記録している。排他制御ソフトウェア34は、他のアプリケーションソフトウェア33に対して、ハードウェアアクセス全般を隠蔽して処理することができ、また、各プロセッサ10において同じ構成のものが配置される。

[0053]

排他制御ソフトウェア34には、アプリケーションソフトウェア33からの共有メモリ60へのアクセス要求の制御や他のプロセッサへの通知を司るアクセス要求制御プログラム35と、他のプロセッサ10からの(各種要求等の)通知を処理し、これをアプリケーションソフトウェア33へ通知する割込ハンドラプログラム36の処理を備えている。

[0054]

次に、図4、図5のフローチャートを参照して、本実施例の全体の動作について詳細に説明する。

[0055]

まず、図4に従って、排他制御ソフトウェア34内のアクセス要求制御プログラム35の動作を説明する。

[0056]

アクセス要求制御プログラム35は、アプリケーションソフトウェア33による、共有メモリ60へのアクセス要求により起動される(ステップ401)。ア

クセス要求を受けると、アクセス要求制御プログラムは、REQレジスタ24に "1"を立てることにより、共有メモリ60へのアクセス要求を行なう(ステップ402)。

[0057]

その結果、競合判定部50は、アクセス要求の競合の有無を判定し、もし競合が発生している場合にはアクセスを許可するプロセッサ10を選択する。ここで競合のない場合や、競合発生時においてアクセスが許可された場合には、競合判定部50は、そのプロセッサ10のACKレジスタ25に"1"を立てる(ステップ403)。

[0058]

アクセス要求制御プログラム35は、各プロセッサのACKレジスタ25の値をルックインにて監視しており(ステップ404)、もし"1"が立った時はアプリケーションソフトウェア33にアクセス許可を通知する(ステップ405)。その結果、アプリケーションソフトウェア33は、共有メモリ60へのアクセスを実行する(ステップ406)。

[0059]

また、アクセスの終了後には、このアクセス処理がもし書き込み処理でない場合は、REQレジスタ24を"O"に戻して(ステップ408)、アクセス処理を終了する。この場合には、共有メモリ60のデータに変化がないため、他のプロセッサ10にデータの再読込みや代理更新を要求する必要がないからである。

[0060]

一方、もし書き込み処理の場合は、アクセス処理が正常に終了したのか異常発生で中止したのかどうかをチェックする(ステップ409)。

[0061]

もし正常終了の場合は、共有メモリ60のデータが更新されたため、他のプロセッサ10にこの更新されたデータの再読込みを要求する。このため、REQレジスタ24を"0"に戻した後(ステップ410)、サービスデータ62及びサービスデータ管理情報61の更新を他のプロセッサに通知して、再度各メインメモリ30にサービスデータ62を読み込んでもらうため、排他制御ソフトウェア

34ヘサービスデータ再読み込み通知を出す(ステップ411)。その結果、排他制御ソフトウェア34は、サービスデータ再読み出し要求ビットに"1"を立て(ステップ412)、他のプロセッサへ実際にサービスデータ再読み込み信号が出力される(ステップ413)。

[0062]

また、もし異常発生で処理が中止されていた場合は、共有メモリ60のサービスデータ62が中途半端に更新されてしまっている可能性があると判断される。この場合、本実施の形態では、他のプロセッサ10に対して、この更新に失敗したデータの更新処理を要求することができる。この代理更新の要求処理は、REQレジスタ24を"0"に戻した上で(ステップ414)、排他制御ソフトウェア34に対し、他のプロセッサへのサービスデータ代理更新要求を通知する(ステップ415)。その結果、排他制御ソフトウェア34は、サービスデータ代理更新要求ビットに"1"を立て(ステップ416)、その結果、他のプロセッサへ実際にサービスデータ代理更新要求信号が出力される(ステップ417)。

[0063]

なお、ステップ402におけるREQレジスタに"1"を立てて、共有メモリ60へのアクセスを要求した後に、もしACKレジスタ25が"0"のままである場合には、競合判定部50により"1"が立てられることを待機し、ACKレジスタ25のルックインを続けてタイムアウトの監視を行なう(ステップ418)。

[0064]

つまり、タイムアウトとなるまでは、競合判定部50により"1"が立てられていないかを調べるため、再度ACKレジスタ25をルックインする処理(ステップ404)を繰り返し、もしACKレジスタ25が"0"のままタイムアウトした場合には、アプリケーションソフトウェアへタイムアウトの旨通知する(ステップ419)。その結果、アプリケーションソフトウェア33は、共有メモリ60へのアクセスをキャンセルし(ステップ420)、REQレジスタ24を"0"に戻す(ステップ421)と共に、競合判定部50の異常(もしくは他のプロセッサのソフトウェア処理異常)と判断し、排他制御ソフトウェア34に対し

、他のプロセッサへの競合判定部50の強制リセット要求を出す(ステップ422)。その結果、排他制御ソフトウェア34は、競合判定部50の強制リセットビットに"1"を立て(ステップ423)、他のプロセッサへ実際に競合判定部50の強制リセット要求信号が出力される(ステップ424)。

[0065]

次に、図5に従って、排他制御ソフトウェア34内の割込ハンドラプログラム36の動作を説明する。

[0066]

割込ハンドラプログラム36は、他のプロセッサ10からの割込信号(ステップ501)をハードウェアが受信した場合に、起動される(ステップ502)。 起動された割込ハンドラプログラム36は、割込表示レジスタ22のビット判定を行ない、受け付けた割り込み信号の内容を識別する(ステップ503)。

[0067]

もし、サービスデータ再読み込み要求を受け付けた場合には、割込ハンドラプログラム36は、割込要因をクリアすると共に(ステップ504)、アクセス要求制御プログラム35への他のプロセッサからのサービスデータ62再読み込み要求を通知する(ステップ505)。その結果、アクセス要求制御プログラム35は、共有メモリ60からサービスデータ管理情報61を読み込み(ステップ506)、その管理データを元に、更新されたサービスデータ62だけを共有メモリ60からメインメモリ30に読み込んで更新する(ステップ507)。

[0068]

もし、サービスデータ代理更新要求を受け付けた場合には、割込ハンドラプログラム36は、割込要因をクリアすると共に(ステップ508)、アクセス要求制御プログラム35への他のプロセッサからのサービスデータ62の代理更新要求を通知する(ステップ509)。その結果、アクセス要求制御プログラム35は、他のプロセッサの代わりに、サーバ70からのダウンロードを行ない、共有メモリ60上のサービスデータを更新する(ステップ510)。

[0069]

また、もし競合判定部50の強制リセット要求を受け付けた場合には、割込ハ

ンドラプログラム36は、割込要因をクリアすると共に(ステップ511)、競合判定部50のリセットレジスタ23に"1"を立てる(ステップ512)。その結果、ハードウェアは、全てのREQレジスタ24やACKレジスタ25と共に、競合判定部50を強制リセットする(ステップ513)。

[0070]

以上説明したように、本実施の形態のマルチプロセッサシステムでは、共有メモリに記録されたデータの更新処理において、更新失敗のリカバリ処理や最新データの有無の確認等を、各プロセッサ間において相互に通知し連携して処理することができる。また、各プロセッサに、リセットを指示するためのリセットレジスタを備えることにより、各プロセッサ毎に電源OFF/ONやリセットを個別に行なうことができる。

[0071]

次に、本発明のその他の実施の形態を説明する。

[0072]

本発明の他の実施の形態としては、各プロセッサ10におけるACKレジスタのルックインを割込信号で実現する方式が同様に可能である。つまり、先の第1の実施の形態においては、ACKレジスタに返される競合判定部50からの応答を、ルックインで監視する方式により説明したが、競合判定部50からのACKレジスタへの応答時に割り込みを発生させ、その割り込みに応じてACKレジスタの値を確認するという方式である。

[0073]

また、サービスデータ代理更新要求を受領した場合に、サーバ70からのサービスデータのダウンロードが失敗した場合にはそのダウンロードをあきらめて、メインメモリ30に読み出されているサービスデータを用いて共有メモリ上のサービスデータを書き戻し、次回再起動時に正常に起動できるように保証する方式が考えられる。ダウンロードが失敗した場合には、サーバ70との間の回線に何らかの不調がある場合も想定される。このような場合に、ダウンロードが成功するまでそのサーバ70との通信を繰り返したのでは、無駄であり又共有メモリ60内のデータが異常な状態のままいつまでも修復されないからである。

[0074]

また、競合判定部50からの強制リセット要求を受信した場合に、受信したプロセッサ10におけるソフトウェアの暴走等の可能性があるため、これを回避するために、まずプロセッサ10内におけるソフトウェアのリセット処理を併用して実行する方式が考えられる。

[0075]

また、上記各実施の形態のマルチプロセッサシステム100は、携帯端末等の各種機器に組み込んだ形で用いる組み込みシステム (Embedded System) として構成することも、同様に可能である。

[0076]

なお、上記各実施の形態のマルチプロセッサシステム100は、競合判定部50における、競合発生時においてアクセスを許可するプロセッサ10を決定する等の機能や、その他の機能をハードウェア的に実現することは勿論として、各機能を備えるコンピュータプログラムを、コンピュータ処理装置のメモリにロードされることで実現することができる。このコンピュータプログラムは、磁気ディスク、半導体メモリその他の記録媒体90に格納される。そして、その記録媒体からコンピュータ処理装置にロードされ、コンピュータ処理装置の動作を制御することにより、上述した各機能を実現する。

[0077]

また、各プロセッサ10のメインメモリ30に記録された、排他制御ソフトウェア34やアクセス要求制御プログラム35や割込ハンドラプログラム36やその他の機能を、ハードウェア的に実現するものとしてもよい。

[0078]

以上好ましい実施の形態及び実施例をあげて本発明を説明したが、本発明は必ずしも上記実施の形態及び実施例に限定されるものではなく、その技術的思想の 範囲内において様々に変形して実施することができる。

[0079]

【発明の効果】

以上説明したように本発明のマルチプロセッサシステムによれば、以下のよう

な効果が達成される。

[0080]

第1に、複数のプロセッサの対等性/独立性/拡張性を維持した上で、共有メモリに大容量のサービスデータ(例えば、音声/静止画/動画等)を格納し更新する処理を、一元的に効率良く処理することができる。これにより、フラッシュメモリ等の高価な共有メモリを、効率良く利用するすることができ、システムのコストダウンを実現することができる。

[0081]

第2に、各プロセッサ間の競合判定や各プロセッサ間の最小限の情報交換をハードウェア的に処理し、他の排他制御全体の処理を、コンピュータプログラムが各回路の動作を制御することによるソフトウェア処理とすることができる。この構成により、例えば、アプリケーションソフトウェアの動作状況に応じて、排他処理全体を柔軟に管理することができる。

[0082]

第3に、外部ホストからのダウンロードによりサービスデータを更新する際の、更新失敗のリカバ処理や最新サービスデータの有無等をプロセッサ間で通知し合うことができる。また、どのプロセッサのLANコントローラからでも、任意にサービスデータを更新することができる。その理由は、各プロセッサ間において、割込信号による通信手段を備えることで連携動作ができるからである。

[0083]

第4に、共有メモリを備えるにも関わらず、各プロセッサの個別の電源OFF /ON、リセットが可能となる。その理由は、装置内に1つ備える構成要素である競合判定部が全プロセッサに接続され、かつ競合判定部のリセット手段を各プロセッサ毎に備えるためである。

【図面の簡単な説明】


- 【図1】 本発明の第1の実施の形態によるマルチプロセッサシステムの構成を示すブロック図である。
- 【図2】 本発明の第1の実施の形態によるマルチプロセッサシステムの各 プロセッサ、競合判定部、共有メモリの構成を示すブロック図である。


- 【図3】 本発明の第1の実施の形態の各プロセッサにおいて実行されるソフトウェアの機能を説明するためのブロック図である。
- 【図4】 本発明の第1の実施の形態の各プロセッサにおけるアクセス要求の処理を説明するためのフローチャートである。
- 【図5】 本発明の第1の実施の形態の各プロセッサにおける割り込みハンドラの処理を説明するためのフローチャートである。


【符号の説明】

- 100 マルチプロセッサシステム
- 10、10-1~10-n プロセッサ
- 20 CPU
- 21 割込要求レジスタ
- 22 割込表示レジスタ
- 23 リセットレジスタ
- 24 REQレジスタ
- 25 ACKレジスタ
- 30 メインメモリ
- 31 サービスデータ管理情報
- 32 サービスデータ
- 33 アプリケーションソフトウェア
- 34 排他制御ソフトウェア
- 35 アクセス要求制御プログラム
- 36 割込ハンドラプログラム
- 40 LANコントローラ
- 41 システムバス
- 50 競合判定部
- 60 共有メモリ
- 61 サービスデータ管理情報
- 62 サービスデータ
- 70 サーバ


- 80 LAN
- 90 記録媒体










【図3】



【図4】







【要約】

【課題】 共有メモリに記録されたデータの更新処理において、更新失敗の リカバリ処理や最新データの有無の確認等を、各プロセッサ間において相互に通 知し連携して処理することのできるマルチプロセッサシステムを提供する。

【解決手段】 複数のプロセッサ10により共有される共有メモリを備えるマルチプロセッサシステム100において、各プロセッサ10による共有メモリ60に対するアクセスを管理する競合判定部50を備え、各プロセッサ10は、他のプロセッサ10と通信し共有メモリ60に対する更新処理の終了及び更新処理の失敗の情報を相互に交換し、他のプロセッサ10において更新処理が終了した場合に、当該更新されたデータの読み出しを行ない、他のプロセッサ10において更新処理が失敗した場合に、当該更新に失敗したデータに対する更新処理を引き継いで実行することにより、各プロセッサ10のそれぞれが連携して、共有メモリ60をアクセスすることを特徴とする。

【選択図】 図1

認定・付加情報

特許出願の番号 特願2001-043855

受付番号 50100236777

書類名特許願

担当官 第七担当上席 0096

作成日 平成13年 2月21日

<認定情報・付加情報>

【提出日】 平成13年 2月20日

出願人履歴情報

識別番号

[000004237]

1. 変更年月日 1990年 8月29日

[変更理由] 新規登録

住 所 東京都港区芝五丁目7番1号

氏 名 日本電気株式会社